Kamis, 21 April 2022

LAPORAN AKHIR PERCOBAAN 1 MODUL 2

 




1. Jurnal[Back]



2. Alat dan Bahan[Back]
    a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


e.  IC 74LS112A (JK filp flop)





f.   ic 7474 (D Flip Flop)



g. Switch (SW-SPDT)


j. Power Supply

i. Logicprobe
3. Rangkaian Simulasi[Back]




4. Prinsip Kerja Rangkaian[Back]

Pada percobaan 1 melihat kondisi JK flip-flop dan D flip flop dalam 7 kondisi input

JK flip-flop

Pada rangkaian JK flip-flop dapat dilihat terdapat RS flip-flop dimana JK flip-flop adalah pengembangan dari RS flip flop. Dimana B0, B1,B2,B3,B4 menuju ke JK flip flop. Dimana B1 menuju ke S dan B0 menuju ke R jika kita lihat pada rangkaian ada bulatan kecil di R dan S itu menandakan bahwa mereka aktif low. Lalu B2 menuju J dan B4 menuju k. Kalau, kondisi pada RS flip-flop aktif maka J dan k akan tidak aktif atau diabaikan kondisinya. Pada B3 akan menuju CLK (clock) dan akan mengakibatkan rise time atau fall time pada rangkaian.

Bisa dilihat pada kondisi 1 kondisi B0(R)=0, B1(S)=1, B2(J)=don't care, B3(CLK)=don't care, B4(K)=don't care. Maka output pada Q dan Q’ adalah Q =0 dan Q’ =1

D flip-flop

Pada rangkaian D flip-flop merupakan bagian dari RS flip-flop . Jika RS flip-flop aktif maka input pada D diabaikan. Pada B0,B1,B5, dan B6 menuju D flip-flop. B0 menuju kaki R lalu B1 menuju kaki S selanjutnya pada B5 menuju kaki D dan B6 menuju clk (clock).

Bisa dilihat pada kondisi 1 dimana  B0(R)=0, B1(S)=1, B5(D)=don't care, dan B6(CLK)=don't care. Maka output yang pada Q dan Q’ adalah  Q=0 dan Q'=1

 


5. Video Rangkaian[Back]



6. Analisa[Back]
   1.       Bagaimana B0 dan B1  sama-sama diberikan logika 0, apa uang terjadi pada rangkaian ?

Jawaban :

 Bisa dilihat pada rangkaian jika B0 dan B1 diberika logika 0. Maka kondisi tersebut disebut dengan kondisi terlarang. Karena logika yang menuju kaki R dan kaki S berlogika 1. Maka logika yang keluar pada Q dan Q’ adalah logika 1. Dimana pada tabel kebenaran pada jornal disebut dengan kondisi terlarang

2.       2.        Bagaimana jika B3 diputuskan atau tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian ?

Jawaban :

Bisa dilihat pada rangkaian B3 tersambung menuju JK flip-flop. B3 terhubung menuju clock sehingga apabila R dan S masih aktif maka posisi B3 tidak berpengaruh. Namun, jika R dan S tidak aktif maka output tidak bisa ditentukan karena clock tidak memvariasikan input J dan K.

3.       3.        Jelaskan apa yang dimaksud kondisi toggle, kondisi not change dan kondisi terlarang pada flip-flop!

Jawaban :

a.       Kondisi toggle : logika yang dihasilkan adalah logika masuk yang dikebalikan dari kondisi awal

Contoh : Q = 0 dan Q = 1 maka kondisi toggle Q = 1dan Q = 0

b.       Kondisi Not Change : mempertahankan kondisi sebelumnya, tidak megalami perubahan

Contoh : Q = 0 dan Q = 1 maka kondisi not change Q = 0 dan Q = 1

c.       Kondisi terlarang : kondisi pada nilai input R dan S sama-sama berlogika 1 maka output terlarang Q = 1 dan Q = 1

7. Link Download[Back]


  


Tidak ada komentar:

Posting Komentar

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Abstrak 2. Pendahuluan 3. Metode Penelitian 4. Hasil dan Pembahasan 5. Kesim...