1. Kondisi[Back]
Percobaaan 2 kondisi 7
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=clock, B1=1, B2=don’t care
2. Gambar Rangkaian Simulasi[Back]
Percobaan 2 kondisi 7
3. Video Simulasi[Back]
Percobaan 2 kondisi 7
4. Prinsip Kerja Rangkaian[Back]
percobaan 2 kondisi 7
Pada percobaan 2 kondisi 7 T Flip Flop yang mana menggunakan J-K Flip-Flop untuk kaki 1 SPDT terhubung pada kaki VCC dan kaki 2 SPDT terhubung
pada ground. Pada B1 berlogika 1 menuju kaki S dan pada B0 dipasang clock dan B2
nya don’t care . Didapat kondisi Reset yang dimana
Q=0 dan Q'=1, Hal ini terjadi karena Kaki R aktif saat clock pada kondisi
falltime.
5. Lik Download[Back]
Tidak ada komentar:
Posting Komentar