Kamis, 28 April 2022

LAPORAN AKHIR MODUL 3 PERCOBAAN 1

 




1. Jurnal[Back]





2. Alat dan Bahan[Back]
   a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


e.  IC 74LS112A (JK filp flop)





f.   ic 7474 (D Flip Flop)



g. Switch (SW-SPDT)


j. Power Supply

i. Logicprobe
3. Rangkaian Simulasi[Back]




4. Prinsip Kerja Rangkaian[Back]

Pada percobaan pertama JK flip-flop disusun secara seri  ( counter asynchronous )dan input CLK dihubungkan ke clock.  Arus dari SPDT dialirkan menuju setiap input RS pada setiap flip flop dan input JK  pada input selanjutnya. Untuk flip-flop selanjut nyam aka akan dihubungkan ke output Q JK flip-flop sebelumnya, sehinga perubahan logicprobe berubah bergilir. Ketika rangkaian dijalankan dengan kondisi R dan S berlogika 1 atau mati karena R dan S aktif low, dan clock terhubung ke clock, maka rangkaian akan menghasilkan output bilangan biner 0-15 yang mana ini merupakan counter up.

5. Video Rangkaian[Back]




6. Analisa[Back]

  Percobaan 1

1.    1.   Analisa output percobaan berdasarkan ic yang digunakan?

Jawab :

 Pada percobaan pertama IC yang digunakan adalah IC 74LS 112 yang merupakan JK flip-flop, berdasarkan percobaan ouput up 0-15

2.     2.  Analisa sinyal output yang dikeluarkan JK flip-flop kedua dan ketiga ?

Jawab :

Pada percobaan memakai counter asynchronous dimana dipasang secara seri untuk JK flip-flop pertama. Pada JK flip-flop kedua CLK di hbungkan ke output Q pada JK flip-flop pertama, untuk JK flip-flop ketiga  akan terhubung CLK ke output Q pada JK flip-flop kedua.

Jadi, unputan dari JK flip-flop tergantung pada output JK flip-flop  sebelumnya. Pada JK flip flop  output harus menunggu sinyal clock pada keadaan fall time. Dengan begitu akan dihasilkan output bilangan biner 0-15.

7. Link Download[Back]

  


di Tidak ada komentar:

LAPORAN AKHIR MODUL 3 PERCOBAAN 2

 




1. Jurnal[Back]




2. Alat dan Bahan[Back]

a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


e.  IC 74LS112A (JK filp flop)





f.   ic 7474 (D Flip Flop)



g. Switch (SW-SPDT)


j. Power Supply

i. Logicprobe
   
3. Rangkaian Simulasi[Back]



4. Prinsip Kerja Rangkaian[Back]

Pada percobaan kedua ada 2 IC yang digunakan pada rangkaian yaitu IC 74LS90 dan 7493 yang memiliki CKA clock untuk Q0, CKB clock untuk Q1 Q2 Q3. Dimana R0 merupakan reset dan R9 merupakan set. Pada pada percobaan kedua CKB dihubungkan ke CKA atau Q0 agar mengcounter namun agar tidak acak conter yang dihasilkan maka CKB dihubungkan ke QO dan IC74LS90 menghasilkan counter 0-9 dan IC 7493 menghasilkan conter 0-15


5. Video Rangkaian[Back]



6. Analisa[Back]

Percobaan 2

1.       1.Analisa output berdasarkan IC yang digunakan?

Jawaban :

Pada percobaan ada 2  IC dipakai yaitu IC 74LS90 dan IC 7493. Pada IC 74LS90 input CKA terhubung ke clock dan CKB terhubung ke CKA atau Q0. Lalu ada reset(R0) dan set (R9) dimana B0=R0(1), B1=R0(2), B2=R9(1) dan B3=R9(2). Sambungan IC ini akan menghasilkan output conter up 0-9. Jika urutan counter acak maka CKB terhubung ke CKA maka perlu CKB terhubung ke Q0 agar menghasilkan counter up yang tidak acak.

 

2.Pada IC 7493 pada rangkaian berbeda dengan IC 74LS 9. Pada ic 7493 hanya ada reset(R0) tanpa set (R9). Output counter up 0-15

2.       Analisa hasil kondisi 3 pada percobaan 2b?

Jawaban :

Pada percobaan pada modul 3 percobaan 2b dimana kaki CKB dihubungkan ke Q0 mengakibatkan bilangan yang keluar menjadi beruntun.

Pada kondisi ke 3 yaitu B0=0, B1=0, B2=0,B3=1,B4=1 dan B5=1. Menghasilkan counter up 0-9 pada IC 74LS90 dan counter up 0-15 pada IC 7493.

3.       3.Apa pengaruh clock A dan clock B pada IC yang digunakan ?

Jawaban:

 bersifat fall time disaat clock B disambungkan ke clock bit yang dihasilkan 3 bit dan bilangan yang keluar akan acak. Sehingga jika clock B di umpan ke Q0 maka akan menghasilkan counter up 0-9 dan tidak acak dimana terbaca 4 bit.

  
7. Link Download[Back]

  




di Tidak ada komentar:

LAPORAN AKHIR MODUL 3 PERCOBBAN 3

 




1. Jurnal[Back]


2. Alat dan Bahan[Back]
   a. Jumper
Gambar 1. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo


e.  IC 74LS112A (JK filp flop)





f.   ic 7474 (D Flip Flop)



g. Switch (SW-SPDT)


j. Power Supply

i. Logicprobe
3. Rangkaian Simulasi[Back]



4. Prinsip Kerja Rangkaian[Back]

Pada percobaan ketiga ada 2 IC yang digunakan yaitu IC 74193 dan 74192 dimana ada D0-D3 input, UP= counter up, DN= counter down, PL= ploud, dan MR= master reset . jika rangkaian dijalan kan maka akan menghasilkan output yang melakukan conter. Dimana semua tergantung pada ploud ,jika ploud berlogika 1 maka di not kan dan rangkaian akan mengcounter jika, berlogika 0 maka dinot kan mengakibattkan  output tidak mengcounter. MR jika berlogika 1 maka dia aka membuat output mengulang counter

5. Video Rangkaian[Back]



6. Analisa[Back]

  Percobaan 3

1.       1.Analisa output percobaan berdasarkan IC yang digunakan?

Jawaban :

Pada percobaan 3 ada 2 IC yang digunakan yaitu IC 74193 dan IC 74192. Pada IC 7493 terdapat clear, up, down, dan ploud. Dimana output tergantung pada ploud dikarenakan ploud aktif low maka perlu logika 1 pada ploud agar counter dihasilkan.

 

2.Pada IC 74192 tidak jauh beda dengan IC 7493 dimana ploud mempengaruhi output bisa mengcounter dikarenakan ploud aktif low.

2.       Analisa hasil percobaan pada kondisi 3 dan 4?

Jawaban :

Pada kondisi 3 ploud=0, up=0, down=0, up =0 dan clear=0 . Maka output yang dihasilkan rangkaian adalah OFF dimana dikarenakan ploud berlogika 0 bersifat aktif low dimana up dan down bersifat berlogika 0, maka off outputnya

 

Pada kondisi 4 ploud=1, up=clock, down=0, up =1 dan clear=0. Maka pada IC 74193 maka akn counter up 0-15. Dan pada IC 7492 makan akan counter up 0-9 dikarenakan up diberikan sinyal clock.

3.     3.  Apa pengaruh OR pada rangkaian ?

Jawaban:

Pengaruh OR pada rangkaian 3B agar menghasilkan satu input saja untuk clock . Dan dapat disebut untuk mengkondisikan posisi clock dan mempengaruhi counter output.

7. Link Download[Back]

  


di Tidak ada komentar:
Langganan: Postingan (Atom)

[KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Abstrak 2. Pendahuluan 3. Metode Penelitian 4. Hasil dan Pembahasan 5. Kesim...

  • (tanpa judul)
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Abstrak 2. Pendahuluan 3. Metode Penelitian 4. Hasil dan Pembahasan 5. Kesim...
  • MODUL 1..
        [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan 2. Alat dan Bahan 3. Dasar Teori 4. Percobaan Percobaan a...
  • (tanpa judul)
    [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI 1. Tujuan Perancangan 2. Komponen 3. Dasar Teori 4. Listing Program 5. Flow...