Pada percobaan 1 kondisi 12 untuk JK
flip-flop semua kaki 1 SPDT terhubung pada kaki VCC dan kaki 2 SPDT terhubung
pada ground. Pada B1 berlogika 1 menuju kaki S lalu B2 berlogika 0 menuju kaki J.
Lalu pada B3 dipasang clock untuk B4 berlogika 0 menuju kaki K dan B0 berlogika 1 meuju kaki R. Pada kaki R dan
S merupakan aktif low dimana R dan S ada yang mendapatkan logika 1 dimana H7
dan H6 berlogika 0 dan 1
Pada percobaan 1 kondisi 12 untuk D flip-flop
kaki 1 SPDT terhubung pada kaki VCC dan kaki 2 SPDT terhubung pada ground. Pada
B1 berlogika 1 menuju kaki S lalu B5 berlogika 0 menuju kaki D. Lalu pada B6
dipasang clock dan B0 berlogika 1 meuju kaki R. Pada kaki R dan S merupakan
aktif low dimana R dan S ada yang mendapatkan logika 1 dimana H4 dan H3
berlogika 0 dan 1
Tidak ada komentar:
Posting Komentar